2004 04 91-93
0.6μm CMOS工艺串行接口电路设计
基金项目(Foundation):
南通工学院自然科学基金资助项目(院自200340)
邮箱(Email):
DOI:
中文作者单位:
南通大学,南通大学 江苏 南通 226007 ,江苏 南通 226007
摘要(Abstract):
采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降低了研究成本。
关键词(KeyWords):
串并转换;;版图;;CMOS互补逻辑
| 86 | 0 | 6 |
| 下载次数 | 被引频次 | 阅读次数 |
参考文献
[1]王志功.光纤通信集成电路设计[M].北京:高等教育出 版社,2003.
[2] Jan M.RABAEY,Digital Integrated Circuits:A Design Perspective [M].北京:清华大学出版社,2001.
[3][编者不详].CMOS VLSI设计原理和系统展望(茅于海译) [M].北京:高等教育出版社,1989.
[4]李伟华.VLSI设计基础[M].北京:电子工业出版社,
基本信息:
DOI：
中图分类号:TN402
引用信息:
[1]孙玲,陈海进.0.6μm CMOS工艺串行接口电路设计[J].南通大学学报报(自然科学版),2004(04):91-93.
基金信息:
南通工学院自然科学基金资助项目(院自200340)